PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-054234

(43)Date of publication of application: 19.02.2004

(51)Int.Cl.

G09G 3/30 G09G 3/20

H05B 33/14

(21)Application number: 2003-135399

(71)Applicant: ROHM CO LTD

(22)Date of filing:

14.05.2003

(72)Inventor: ABE SHINICHI

(30)Priority

Priority number : 2002153501


Priority date: 28.05.2002

Priority country: JP

(54) DRIVING CURRENT VALUE ADJUSTING CIRCUIT FOR ORGANIC EL DRIVING CIRCUIT, ORGANIC EL DRIVING CIRCUIT AND ORGANIC EL DISPLAY DEVICE USING THE CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a driving current value adjusting circuit for an organic EL driving circuit, by which brightness variations in a display screen among apparatus such as a portable telephone or a PHS is reduced and production efficiency is improved. SOLUTION: A switching circuit receives data from a nonvolatile memory, to which data are written, and conducts ON/OFF operations and then, driving currents of terminal pins are respectively adjusted in accordance with the data. Therefore, the brightness variations is reduced by writing the data, which are required for the luminance adjustment to correct luminance dispersion or luminance irregularity, into the memory.



(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-54234 (P2004-54234A)

(43) 公開日 平成16年2月19日(2004.2.19)

			` ,				(
(51) Int.C1. ⁷	FI				テー	マコー	ド(参え	 考)
GO9G 3/30	GO9G	3/30	K		3 K	007		
GO9G 3/20	G09G	3/20	623B		5 C	080		
HO5B 33/14	G09G	3/20	623F					
	G09G	3/20	623H					
	GO9G	3/20	631K					
	審査請才		求項の数 15	OL	(全 13	3 頁)	最終了	頁に続く
(21) 出題番号	特願2003-135399 (P2003-135399)	(71) 出願	人 0001160	124				
(22) 出願日	平成15年5月14日 (2003.5.14)	, , , , ,	ローム		L			
(31) 優先権主張番号	特願2002-153501 (P2002-153501)		京都府耳			院潼區	FBT 2.1	番地
(32) 優先日	平成14年5月28日 (2002.5.28)	(74) 代理				112 = 17 •		pag - 122
(33) 優先権主張国	日本国 (JP)		弁理士		佶是			
	,	(74) 代理						
		0 5 . 1 2	弁理士		富士男			
		(72) 発明			III II / /			
							ローム	
		株式会社内				H . F	p	
		F ターム	(参考) 3K00		AB18	BA06	DB03	GA04
				0 AA06	BB05	DD03	DD05	DD28
			3606	EE28	FF09	GG12		JJ03
				KK47	1.1.09	0012	3302	1102
				IVI-1				
		l .						


(54) 【発明の名称】有機EL駆動回路の駆動電流値調整回路、有機EL駆動回路およびこれを用いる有機EL表示装置

(57)【要約】

【課題】携帯電話機、PHS等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができる有機EL駆動回路の駆動電流値調整回路を提供することにある。

【解決手段】この発明は、データの書込みが可能な不揮発性メモリからスイッチ回路がデータを受けてON/OFFすることで、このデータに応じて各端子ピンの駆動電流をそれぞれに調整することができる。そこで、輝度ばらつきあるいは輝度むらを補正するための輝度調整に必要なデータを不揮発性メモリに対して書込めば、輝度ばらつきあるいは輝度むらを低減できる。

【選択図】 図1



【特許請求の範囲】

【請求項1】

有機 E L 表示パネルの端子ピン駆動電流の駆動電流値を調整する有機 E L 駆動回路の駆動電流値調整回路において、

メモリに記憶されたデータを受けてON/OFFするスイッチ回路と、

前記有機EL表示パネルの端子ピンに対応して設けられての端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のON/OFFとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記メモリは、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、前記駆動電流値を前記所定の電流値の電流に応じて調整することを特徴とする有機EL駆動回路の駆動電流値調整回路。

【請求項2】

さらに、前記端子ピン駆動電流を発生する出力段電流源を有し、前記電流値生成回路は、前記出力段電流源を駆動するドライブ段に設けられた第1のカレントミラー回路を有し、この第1のカレントミラー回路は、入力側駆動トランジスタ1個に対してこれにカレントミラー接続された第1および第2の出力側トランジスタを有し、この第2の出力側トランジスタは、前記スイッチ回路を介して前記第1の出力側トランジスタに並列に接続され、前記第1の出力側トランジスタの出力に前記所定の電流値を発生する請求項1記載の有機EL駆動回路の駆動電流値調整回路。

【請求項3】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記不揮発性メモリは、前記有機EL表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項2記載の有機EL駆動回路の駆動電流値調整回路。

【請求項4】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリであり、前記不揮発性メモリにはプロセッサあるいはコントローラを介して前記データが書込まれ、前記揮発性メモリは、前記有機EL表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項2記載の有機EL駆動回路の駆動電流値調整回路。

【請求項5】

前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリである請求項1記載の有機EL駆動回路の駆動電流値調整回路。

【請求項6】

請求項1から5項のいずれかの項記載の駆動電流値調整回路を有する有機EL駆動回路。

【請求項7】

さらに、前記ドライブ段として表示データを受けてある出力段電流源あるいは前記出力段電流源を駆動する駆動電流を発生する D / A 変換回路を有し、この D / A 変換回路が第 2 のカレントミラー回路で構成され、前記所定の電流値の電流は、この D / A 変換回路の前記第 2 カレントミラー回路の入力側トランジスタを駆動する電流とされる請求項 6 記載の有機 E L 駆動回路。

【請求項8】

さらに、前記第2のカレントミラー回路の入力側トランジスタが複数個パラレルに設けら

10

20

30

30

20

30

40

50

れ、これらの複数の入力側トランジスタの少なくとも1つに前記所定の電流値の電流が流されることで前記D/A変換回路の出力に前記ピン駆動駆動電流がピーク電流を生じる電流が発生し、前記複数の入力側トランジスタの少なくとも他の1つに前記所定の電流値の電流が分流されることで前記D/A変換回路の出力に前記ピン駆動駆動電流が定常状態の駆動電流になる電流が発生する請求項7記載の有機EL駆動回路。

【請求項9】

有機EL表示パネルと、

この有機EL表示パネルの端子ピンを電流駆動する出力段と、

この出力段の前記端子ピンに対する駆動電流値を調整する有機 E L 駆動回路の駆動電流値 調整回路とを有し、

前記電流値調整回路がメモリに記憶されたデータを受けてON/OFFするスイッチ回路と、前記有機EL表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のON/OFFとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記メモリは、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、前記駆動電流値を前記所定の電流値の電流に応じて調整することを特徴とする有機EL表示装置。

【請求項10】

さらに、前記端子ピン駆動電流を発生する出力段電流源を有し、前記電流値生成回路は、前記出力段電流源を駆動するドライブ段に設けられた第1のカレントミラー回路を有し、この第1のカレントミラー回路は、入力側駆動トランジスタ1個に対してこれにカレントミラー接続された第1および第2の出力側トランジスタを有し、この第2の出力側トランジスタは、前記スイッチ回路を介して前記第1の出力側トランジスタに並列に接続され、前記第1の出力側トランジスタの出力に前記所定の電流値を発生する請求項9記載の有機EL表示装置。

【請求項11】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記不揮発性メモリは、前記有機 E L 表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項10記載の有機 E L 表示装置。

【請求項12】

前記第2の出力側トランジスタと前記スイッチ回路とからなる直列回路が前記第1の出力側トランジスタに複数個並列に接続され、前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリであり、前記不揮発性メモリにはプロセッサあるいはコントローラを介して前記データが書込まれ、前記揮発性メモリは、前記有機EL表示パネルの複数の端子ピンに対応する複数のステージを持つシフトレジスタ複数で構成され、前記複数のステージが前記直列回路の前記複数のスイッチ回路にそれぞれ対応し、前記複数のステージのそれぞれの出力が自己に対応するそれぞれのスイッチ回路に供給される請求項10記載の有機EL表示装置。

【請求項13】

さらに、前記ドライブ段として表示データを受けて前記出力段電流源を駆動する駆動電流を発生する D / A 変換回路を有し、この D / A 変換回路が第 2 のカレントミラー回路で構成され、前記所定の電流値の電流は、この D / A 変換回路の前記第 2 カレントミラー回路の入力側トランジスタを駆動する電流とされる請求項 1 0 記載の有機 E L 表示装置。

【請求項14】

さらに、前記第2のカレントミラー回路の入力側トランジスタが複数個パラレルに設けられ、これらの複数の入力側トランジスタの少なくとも1つに前記所定の電流値の電流が流されることで前記D/A変換回路の出力にピーク電流が発生し、前記複数の入力側トラン

40

50

ジスタの少なくとも他の1つに前記所定の電流値の電流が分流されることで前記D/A変換回路の出力に前記ピン駆動駆動電流が定常状態の駆動電流になる電流が発生する請求項13記載の有機EL表示装置。

【請求項15】

前記メモリは、この駆動電流値調整回路の外部にある不揮発性メモリから前記データが転送されて書込まれる揮発性メモリである請求項9記載の有機EL表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、有機EL駆動回路の駆動電流値調整回路、有機EL駆動回路およびこれを用いる有機EL表示装置に関し、詳しくは、携帯電話機、PHS等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができ、特に、高輝度カラー表示に適した有機EL表示装置に関する。

[0002]

【従来の技術】

有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤)、G(緑)、B(青)に感度差があることから制御が難しくなる問題点がある。

そこで、最近では、電流駆動のドライバを用いた有機 E L 表示装置が提案されている。例えば、特開平 1 0 - 1 1 2 3 9 1 号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。

[0003]

携帯電話機、PHS用の有機EL表示装置の有機EL表示パネルでは、カラムラインの数 が 3 9 6 個 (1 3 2 × 3) の 端子ピン、ローラインが 1 6 2 個の 端子ピンを持つものが提 案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。 このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型で も単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミ ラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願2002-82662号(特願2001-86967号と特願2001-396219号の国内優先 出願、対応US出願10、102、671号)のように端子ピン対応に多数の出力側トラ ンジスタを有するパラレル駆動のカレントミラー回路(基準電流分配回路)を有していて 、入力段となるその手前の基準電流発生回路から基準電流を受けて端子ピン対応に多数の ミラー電流を発生することで基準電流を端子ピン対応に分配して出力回路を駆動する。あ るいは端子ピン対応に分配されたこのミラー電流をさらにk倍(kは2以上の整数)の電 流に増幅して出力回路を駆動する。そして、そのk倍電流増幅回路には、端子ピン対応に D/A変換回路を設けたこの出願人の特願2002-33719号の出願がある。これは 、カラム側の端子ピン対応にD/A変換回路が表示データを受けてこの表示データを端子 ピン対応にA/D変換してカラム方向の駆動電流を同時に生成する。

ところで、有機 E L 表示装置では、カラム側(陽極側)の1ラインが電流吐出し側となり、ロー側(陰極走査側)が電流吸い込み側(シンク側)となって、ロー側の走査に応じてカラム側の電流駆動回路からの電流が有機 E L 素子(以下 E L 素子)の陽極側に出力される。そのため、カラム側(E L 素子の陽極側)の駆動電流が表示輝度に直接影響する。そこで、前記の特願 2 0 0 2 - 8 2 6 6 2 号においては、基準電流発生回路の基準電流をレーザトリミングの駆動電流調整回路を用いて製造工程において、駆動電流を調整している。

図 4 は、そのカラムライン電流駆動回路のドライブ段を中心とするブロック図である。 2 0 は、カラムライン電流駆動回路である。このカラムライン電流駆動回路 2 0 は、基準電

流反転回路21、レーザトリミングの駆動電流値調整回路22、駆動電流生成回路(前記の駆動電流分配回路)23、 k 倍駆動電流生成回路82、N倍出力のカレントミラー出力回路83とからなる。なお、91は、前段に設けられた4ビットD/Aコンバータであり、D1~D4がそのデータ入力端子である。

[0005]

ここで、1個のカラムドライバICにおいて、駆動電流生成回路(駆動電流分配回路) 2 3 は、端子ピン対応に基準電流を分配するものであって、1個の入力側トランジスタQ a と n 個(n \geq 3 0)の出力側トランジスタQ n とがカレントミラー接続されていて、各トランジスタQ n に対応して設けられた n 個の k 倍駆動電流生成回路 8 2 にトランジスタQ n のそれぞれの出力電流が転送される。それぞれの駆動電流値は、 n 個の k 倍駆動電流生成回路 8 2 と n 個の N 倍出力のカレントミラー出力回路 8 3 を経て k \times N 倍に増幅されてそれぞれカラムラインの n 個の各出力端子ピン 8 4 (カラムラインの端子ピン)に出力される。なお、特願 2 0 0 2 - 8 2 6 6 2 号では、 1 個の入力側トランジスタQ a は、 n 個(n \geq 3 0)の出力側トランジスタQ n の中央部分に配置されている。

n個の各 k 倍駆動電流生成回路 8 2 は、スイッチングコントローラ 9 2 により制御されて、有機 E L 素子を駆動するためのピーク電流の発生、表示データの設定等がなされる。なお、図中、 4 は、電圧 1 5 V の電源であり、 + V D D は、電圧 3 V の電源ラインであって、 7 は、その電源、 9 2 は、スイッチングコントロール回路、そして 5 は、コントローラである。

[0006]

また、トランジスタQ1とトランジスタQ2と、トランジスタQ3とQ4,Q5、そしてトランジスタQ6とトランジスタQ7とは、それぞれカレントミラー回路を構成する入力側と出力側のトランジスタである。

トランジスタ Q 6 とトランジスタ Q 7 のエミッタ側には、それぞれ抵抗 R b 1 ~ R b n と抵抗 R c 1 ~ R c n の直列回路が設けられている。 H b 1 ~ H b n , H c 1 ~ H c n は、それぞれこれら抵抗に並列に接続されたレーザトリミング用のヒューズであって、 I C 製造工程でこれらヒューズが選択的に遮断される。このことで駆動電流値調整回路 2 2 で生成される駆動電流 m I (トランジスタ Q 7 のコレクタ出力電流)が調整される。

[0007]

【発明が解決しようとする課題】

このような駆動電流調整回路22により入力側トランジスタ1個に対して多数(n個)の出力側トランジスタを有するカレントミラー回路で構成される駆動電流分配回路23の入力側トランジスタの駆動電流を調整する。これにより、各出力トランジスタの駆動電流を調整して製品ごとの輝度ばらつきを抑えている。

特に、特願2002-82662号では、1個の入力側トランジスタをn個の出力トランジスタに対して中央に配置することで、製品ごとの輝度ばらつきに加えて、各製品のR,G,B間の輝度の相違を調整して製品ごとの輝度むら抑えている。

しかし、 1 対 n のカレントミラー回路の n の数が多くなると、その出力側トランジスタの位置、特に、中央位置と両端の位置とにおける出力電流の差が大きくなり、それが k 倍駆動電流生成回路 8 2 、N 倍出力のカレントミラー出力回路 8 4 等を経て増幅されるので、最終出力段では端子ピン駆動電流が端子ピンの位置に応じて大きな差となって現れてくる。この差が輝度のばらつきあるいは輝度むらを生じ、それが問題となる。

[0008]

このような出力端子ピンの位置に応じた輝度の差を低減するために、各出力端子ピン対応に駆動電流調整回路を設けて個別に調整することが考えられるが、そのようにすると、製品出荷のテスト段階でレーザトリミングにより調整する箇所が非常に多くなり、製品製造のスループットが低下する。しかも、回路規模も大きくならざるを得ない。

この発明の目的は、このような従来技術の問題点を解決するものであって、携帯電話機、 PHS等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を 向上させることができる有機 EL駆動回路の駆動電流値調整回路を提供することにある。 20

10

30

40

20

40

50

この発明の他の目的は、表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を向上させることができる有機 E L 駆動回路および有機 E L 表示装置を提供することにある。

[0009]

【課題を解決するための手段】

このような目的を達成するためのこの発明の特徴は、有機 E L 表示パネルの端子ピン駆動電流の駆動電流値を調整する有機 E L 駆動回路の駆動電流値調整回路において、

メモリに記憶されたデータを受けてON/OFFするスイッチ回路と、前記有機EL表示パネルの端子ピンに対応して設けられこの端子ピンを駆動するための電流あるいはその基礎となる電流を受けて、受けたこの電流の電流値と前記スイッチ回路のON/OFFとに応じて所定の電流値の電流を生成する電流値生成回路とを備え、前記のメモリが、前記データが書込まれる不揮発性メモリあるいはある不揮発性メモリの前記データが書込まれる揮発性メモリであり、前記駆動電流値を前記所定の電流値の電流に応じて調整するものである。

[0010]

このように、この発明にあっては、データの書込みが可能な不揮発性メモリから供給されるデータに従ってスイッチ回路がON/OFFすることで、このデータに応じて各端子ピンの駆動電流をそれぞれに調整することができる。そこで、輝度ばらつきあるいは輝度むらを補正するための輝度調整に必要なデータを不揮発性メモリに対して書込めば、輝度ばらつきあるいは輝度むらを低減できる。

例えば、製品出荷のテスト段階で駆動電流を調整する箇所が端子ピン数に対応して非常に多くなっていても、製品として組み立てられた装置の表示画面の輝度ばらつき、輝度むらに応じて所定のデータを不揮発性メモリに書込み、それを記憶するだけで製品出荷のテスト段階で簡単に輝度調整をすることができる。

その結果、製品製造のスループットを向上させることができ、携帯電話機, PHS等の装置ごとの表示画面の輝度ばらつきあるいは輝度むらを低減でき、製造効率を上げることができる。

[0011]

【実施例】

図1において、20は、有機EL駆動回路のカラムドライバであって、各端子ピンに対応して設けられる、図4のk倍駆動電流生成回路82とn個のN倍出力のカレントミラー出力回路83に対応する回路ブロックである。

10は、図4のk倍駆動電流生成回路82にD/A変換回路を設けた回路に相当するものであって、そのときどきの表示データ対応する駆動電流を生成する。 L l は、そのD/A変換回路、12は駆動電流値調整回路、13はカレントミラー電流出力回路、14はピーク電流生成回路、15はコントロール回路、16はレジスタ、17は不揮発性メモリ、そして、18は、定電流源である。この定電流源18は、図4の駆動電流分配回路23における各端子ピン対応に設けられたトランジスタQnの出力電流(電流値Io=mI)を定電流源として表したものである。

D / A 変換回路 1 1 は、N チャネルの入力側トランジスタ T N a とこの入力側トランジスタ T N a に並列に接続されたカレントミラーのN チャネルの入力側トランジスタ T N p を有している。そして、N チャネルの出力側トランジスタ T N b ~ T N n - 1 がこれら入力側トランジスタ T N a とトランジスタ T N p に対してカレントミラー接続されている。

[0012]

トランジスタTNaとトランジスタTNpは、チャネル幅(ゲート幅)の比が1:9に設定されていて、トランジスタTNaのソースは、抵抗Raを介してグランドGNDに接続され、トランジスタTNpのソースは、抵抗Rpa,スイッチ回路SWpaを介してグランドGNDに接続されている。

なお、前記のチャネル幅(ゲート幅)の比1:9は、同一形状のMOS1個に対してペア性のよいMOS9個をパラレルに接続して構成してもよい。

20

30

40

50

2個の入力側トランジスタTNaと入力側トランジスタTNpは、入力端子11aに接続されて、この入力端子11aを介して駆動電流値調整回路12から調整された電流値Ipの電流を受ける。

[0013]

駆動電流値調整回路12は、定電流源18から電流値 I o (=m I)の電流を受けて、自己の端子ピンに対応する調整した電流値 I p の駆動電流を D / A 変換回路11の入力端子11aに加え、その入力側カレントミラートランジスタTNaに送出する。入力側トランジスタTNaにこの電流 I p が駆動電流として流れ、スイッチ回路 S W p a が O F F となっている初期には、D / A 変換回路11の出力端子11bに表示データに応じた出力電流 I a としてピーク電流 I p a が発生する。また、この後、スイッチ回路 S W p a が O N となると、入力側のトランジスタTNaとTNpとにこの駆動電流 I p が分流して流れる。このときには、D / A 変換回路11の出力端子11bには表示データに応じた出力電流 I a として定常状態の駆動電流 I p a / 1 0 が発生し、ピーク電流 I p a の 1 / 1 0 の電流が流れる。

抵抗Rb~Rn-1は、出力側トランジスタTNb~TNn-1のソースとトランジスタTrb~Trn-1のドレインとの間に挿入された抵抗である。これによりD/A変換回路11の電流ペアリング精度を向上させることができる。

なお、トランジスタTrb~Trn-1のゲートは、 j ビットの表示データが入力される 入力端子do~dn-1に接続され、レジスタ16から表示データを受ける。トランジスタTrb~Trn-1のソースはグランドGNDに接続されている。

[0014]

カレントミラー電流出力回路13は、図4のカレントミラー電流出力回路83に対応する回路であって、駆動レベルシフト回路13aと出力段カレントミラー回路13bとからなる。

さて、前記の駆動電流値調整回路12は、NチャネルのMOSトランジスタTr1、Tr2からなるカレントミラー駆動回路12aと、これにより駆動されるPチャネルのトランジスタTr3~Tr7からなるカレントミラー調整回路12bと、不揮発性メモリ17とから構成されている。

カレントミラー駆動回路12aは、その入力側トランジスタTr1が定電流源18にそのドレインが接続されていて、定電流源18から電流値Io(=mI)の電流を受ける。このトランジスタのソース側は、抵抗R1を介してグランドGNDに接続されいる。カレントミラー駆動回路12aの出力側トランジスタTr2は、チャネル幅(ゲート幅)の比がトランジスタTr1に対してP倍(Pは2以上の整数)に設定されていて、そのドレイン側がカレントミラー調整回路12bの入力側トランジスタTr3のドレインに接続され、そのソース側が抵抗R2を介してグランドGNDに接続されいる。

これにより、出力側トランジスタTr2には、P×Ioの電流が流れ、この電流でトランジスタTr3が駆動される。その結果、出力側トランジスタTr4からは、P×Ioのミラー電流が出力される。

[0015]

ここで、カレントミラー接続のトランジスタTr3~Tr7は、ソース側が電源ライン+VDDに接続され、出力側トランジスタTr4は、ドレイン側がD/A変換回路11の入力端子11aに接続されている。また、出力側トランジスタTr5~Tr7は、それれのドレインがトランジスタTr4のドレインにそれぞれスイッチ回路SW1~SW3を介して接続されて、トランジスタTr4に対してそれぞれがパラレル接続される。これらトランジスタTr5~Tr7は、出力側トランジスタTr4から出力されるP×Ioのミラー電流値を補正する電流値補正回路となっている。

例えば、6 ビットの階調においてその1 L S B (分解能)により表現するD / Λ 変換回路 1 1 の出力側の電流値は、1 μ A 以下の電流精度が要求される。このような要求に応えるためには、例えば、トランジスタTr 3 に対してトランジスタTr 5 ~Tr 7 のチャネル幅(ゲート幅)の比は、1 / 1 0 、1 / 2 0 、1 / 4 0 になるように設定される。

20

30

40

50

[0016]

そこで、3つのスイッチ回路 S W 1 ~ S W 3 を選択的に O N することで、あるいは全てを O N することで、 P × I o の電流値に P × I o / 1 0 , P × I o / 2 0 , P × I o / 4 0 の組み合わせ分の電流を付加して D / A 変換回路 1 1 の駆動電流を加算調整することができる。ここで調整された駆動電流が増幅されて、端子ピンを駆動する電流として D / A 変換回路 1 1 を経てカレントミラー電流出力回路 1 3 から出力されるので、端子ピン駆動電流値がこの駆動電流値調整回路 1 2 により調整可能になる。なお、加算調整であるので、調整前の電流値 P × I o を駆動電流値のばらつきの下限あるいはその近傍(例えば 3 σ 値)に設定しておく。このことで、端子ピン対応に出力される駆動電流値を揃える調整ができる。

ここでは、3つのスイッチ回路 S W 1 ~ S W 3 の O N / O F F の選択は、不揮発性メモリ 1 7 の所定の領域に記憶された 3 ビットのデータに従って行われる。例えば、3 ビットのデータが"0 1 0"のときには、ビット"1"に対応するスイッチ回路 S W 2 が O N になり、ビット"0"に対応する位置のスイッチ回路 S W 1 、 S W 3 が O F F となる。この不揮発性メモリ 1 7 に記憶されるデータは、M P U 1 9 から設定される。なお、不揮発性メモリ 1 7 は 3 × n ビット(ただし n は 1 個のドライバ I C の カラ 1 ラインの

この不揮発性メモリーイに記憶されるデータは、MPUI9から設定される。なお、不揮発性メモリ17は、3×nビット(ただし、nは、1個のドライバICのカラムラインの総端子ピン数)か、これ以上の記憶容量のものであって、3ビットごとの各領域がそれぞれの端子ピンに対応して割り当てられている。

[0017]

そこで、MPU19は、各端子ピン対応に輝度調整する3ビットのデータを生成して、合計で3×nビットを不揮発性メモリ17に記憶する。この3nビットのデータは、MPU19からデータDATとしてクロックCLKとともに不揮発性メモリ17に供給される。このことで、水平走査方向の画素対応に輝度調整ができる。

なお、各端子ピン対応の3ビットのデータは、表示された画面の輝度を測定して各端子ピンの垂直走査方向の画素の平均値として生成され、総計で3nビットのデータDATが生成される。このとき、輝度調整が不要な端子ピンの3ビットのデータは"000"である。そこで、各端子ピン対応の3ビットのデータは、実際には輝度調整すべき端子ピンいて3ビットのデータを生成すればよい。ここで、垂直走査ライン数をmとすれば、不揮発性メモリ15の容量を3×n×mビットとして、1画面分の輝度むら補正データを大きに配置されたすべてのピクセル回路4の輝度に対応してそれらを読み出せばマトリックス状に配置されたすべてのピクセル回路4の輝度に対応して輝度むらを解消することもできるといれは、図2に点線で示すようにロー側走査回路7により垂直走査に応じて不揮発性メモリ15のアドレスを更新しながらアクセスして垂直走査位置に対応した輝度補正データをその都度不揮発性メモリ15から読出して輝度むら補正する駆動電流を生成するものである。

[0018]

このような輝度調整は、製品が組み立てられた状態で製品の表示画面を観察して目視により輝度の異なるところの画素について前記のデータDATを生成していくことでも表示画面の輝度調整は可能である。生成されたこの3mビットのデータ入力と書込みは、製品出荷のテスト段階でMPU19を介して行えばよい。これにより表示画面の輝度むらおよび製品ごとの輝度ばらつきの調整ができる。ここで、不揮発性メモリ17としては、FRAM、MRAM、EEPROM等を用いることができる。また、前記は、スイッチ回路SW1~SW3が3個の場合を例にしているが、スイッチ回路は1個であってもよい。あるいは3個以上であってもよい。したがって、輝度調整するためのデータのビット数は、1ビット以上であればよい。

[0019]

次に、カレントミラー電流出力回路13について説明する。

駆動レベルシフト回路13aは、D/A変換回路11の出力を出力段カレントミラー回路 13bに伝達するための回路であって、NチャネルのMOSFETトランジスタTNvからなる。そのゲートはバイアスラインVbに接続され、ソース側がD/A変換回路11の

20

30

40

出力端子 1 1 b に接続されている。そしてドレイン側が出力段カレントミラー回路 1 3 b の入力端子 1 3 c に接続されている。

出力段カレントミラー回路13bは、PチャネルMOSFETトランジスタTPu、TPwと、出力段カレントミラー回路を構成するPチャネルMOSFETトランジスタTPx、TPyとを有している。出力段カレントミラー回路13bのトランジスタTPxとトランジスタTPyのゲート幅比は1:Nであり、これらトランジスタのソースは、電源ライン+VDDではなく、これより高い電圧、例えば、+15V程度の電源ライン+Vccに接続され、出力側トランジスタTPyは、カラム側の端子ピン9に接続され、駆動時にはN×Iaの駆動電流を流して端子ピン9を駆動する。この端子ピン9とグランドGNDとの間には、有機EL素子8が接続されている。なお、図中のVcもバイアスラインである

[0020]

ここで、人力側トランジスタTNpと抵抗Rpa、スイッチ回路SWpaとは、ピーク電流生成回路14を構成していて、スイッチ回路SWpaは、駆動初期の一定期間tpだけコントロール回路15からコントロール信号CONTを受けけることなく、OFFにされ、一定期間tp後にCONTを受けてONになる。

駆動開始時点では、スイッチ回路 S W p a がコントロール回路 1 5 からコントロール信号 C O N T を受けていないので、入力側トランジスタ T N a に電流 I p が流れて、 d o ~ d n -1 の各入力端子に設定されたデータに対応する倍数、例えば M の電流値 M \times I p (= I p a) が生成されて D / A 変換回路 1 1 の出力端子 1 1 b にピーク電流 1 a 1 a 1 m 1

なお、ピークの期間 t p は、容量性負荷となる特性を持つ有機 E L 素子 4 がピーク電流で初期充電されればよいので、必ずしもピークの開始時点が駆動開始と一致していなくてもよい。

[0021]

図2は、不揮発性メモリ17をシフトレジスタ構成とした具体例の説明図である。

171は、3個並列に設けられたn段のシフトレジスタである。このシフトレジスタ171は、データをラッチする不揮発性ラッチのフリップフロップ17a, フリップフロップ17b, …フリップフロップ17nをn個の端子ピン9の数に対応してn段数従属接続して構成され、各フリップフロップ17a~17nは、それぞれ3個(3ビット)パラレに配置した不揮発性メモリである。

3×nビットの輝度調整のためのデータDAT(輝度調整のトリミングデータ)は、フリップフロップ17aから3ビットパラレルでビットシリアルに入力されてMPU19からのクロックCLKに応じて各段にシフトされ、フリップフロップ17a~17nにそれぞれ輝度調整データとして記憶される。

各段の3個のフリップフロップの反転側出力*Q(図面ではQオーババー)は、3個パラレルのインバータ170を介して各端子ピンに対応する駆動電流値調整回路12のスイッチ回路SW1~SW3に出力されて、各端子ピンに対応にこれらスイッチ回路を選択的にON/OFFする。これにより各端子ピンの輝度を調整して製品ごとの輝度ばらつきを低減しあるいは表示画面の輝度むらを低減する輝度調整をする。

[0022]

図3は、不揮発性メモリ17を揮発性メモリとした具体例の説明図である。

図3のシフトレジスタ172は、3個パラレルに配置したn段のシフトレジスタであるが

20

30

40

50

、フリップフロップ172a, フリップフロップ172b, …フリップフロップ172nは、データをラッチする揮発性ラッチのメモリである。

フリップフロップ172aに入力される、トリミングデータDAT(輝度調整データ)は、MPU19ではなく、コントロール回路15からビットシリアルの3ビットパラレルに出力される。同時に、フリップフロップ172a~172nは、コントロール回路15からのクロックCLKを受けてこれに応じて輝度調整データを記憶する。

この場合のトリミングデータDATは、コントロール回路15に設けられた不揮発性メモリ15aに記憶されることになる。そして、MPU19が電源スイッチSWがONされたときに、制御信号Sを発生してコントロール回路15にクロックCLKとトリミングデータDATを発生させてトリミングデータDATをシフトレジスタ172に書込む。

[0023]

なお、不揮発性メモリ 1 5 a に記憶されるトリミングデータ D A T (輝度調整データ)は、外部からキーボード等を介して M P U 1 9 に入力されたデータに応じて M P U 1 9 から書込まれる。

この場合、図2と同様にコントロール回路15は、MPU19であってもよい。また、輝度調整データを記憶する揮発性メモリは、このようなシフトレジスタに限定されるものではなく、RAM等の揮発性メモリであってよい。

ところで、有機 E L 表示装置では、前記したように、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図 1 の有機 E L 素子 8 は、端子ピン 9 とグランド G N D との間に接続されているが、実際には、有機 E L 素子 8 は、ローライン走査回路を介してグランド G N D に接続される。

[0024]

以上説明してきたが、前記したようにスイッチ回路 $SW1 \sim SW3$ は、複数でっても、また、 1 個であってもよいので、明細書および特許請求の範囲におけるスイッチ回路を ON OFF するためのデータは、 1 ビットだけの場合も含まれる。

実施例では、駆動電流値調整回路12を設けているので、従来のレーザトリミングの駆動電流値調整回路22を設けなくてもよいが、レーザトリミングの駆動電流値調整回路22は、端子ピン対応の駆動電流ではなく、基準電流を全体的に調整するものとして設けることができる。また、レーザトリミングの駆動電流値調整回路が別に設けられていてもこの発明では差し支えがない。この発明の端子ピン対応の輝度調整は、R,G,Bの全体的な輝度調整も併せ持っているので、R,G,Bを含めた全体的な基準電流調整回路とこの発明の基準電流調整回路とが重複して設けられていても問題はない。もちろん、駆動電流値調整回路12でだけでR,G,Bに対応する輝度調整と、さらに全体的な輝度調整とをするようにしてもよい。

[0025]

また、駆動電流値調整回路 1 2 の位置は、基準電流を発生する基準電流発生回路(入力段あるいは初段)と有機 E L パネルの端子ピンを電流駆動する出力段までの間において、各出力端子ピン対応の駆動電流が流れる箇所であれば、どの位置に配置されてもよい。また、表示データを受ける D / A 変換回路も同様であって、入力段(あるいは初段)と出力段の間に配置されていればよい。

また、この電流駆動回路は、白黒表示のものでもよいので、R, G, B それぞれに対応して設けられていなくてもよい。

なお、実施例では、MOSFETトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のNチャンネル型トランジスタ(あるいはnpn型)は、Pチャンネル型(あるいはpnp型)トランジスタに、Pチャンネル型トランジスタは、Nチャンネル(あるいはnpn型)トランジスタに置き換えることができる。

[0026]

【発明の効果】

以上説明してきたように、この発明にあっては、データの書込みが可能な不揮発性メモリ

から供給されるデータに従ってスイッチ回路をON/OFFすることで、各端子ピンの駆動電流をそれぞれに調整するようにしているので、製品出荷のテスト段階で駆動電流を調整する箇所がピン数に対応して非常に多くなっていても、データを不揮発性メモリに書込み、記憶するだけで簡単に輝度調整をすることができ、製品製造のスループットを向上させることができる。

その結果、携帯電話機、PHS等の装置ごとの表示画面の輝度ばらつきを低減でき、製造効率を上げることができる。

【図面の簡単な説明】

- 【図1】図1は、この発明の有機EL駆動回路を適用した一実施例のカラムドライバを中心とするブロック図である。
- 【図2】図2は、不揮発性メモリをシフトレジスタ構成とした具体例の説明図である。
- 【図3】図3は、図2の不揮発性メモリを揮発性メモリのシフトレジスタ構成とした具体例の説明図である。
- 【図4】図4は、この発明の先行技術のカラムライン電流駆動回路のドライブ段を中心とするブロック図である。


【符号の説明】


- 4, 7…電源、5, 15…コントローラ、
- 8 … 有機 E L 素子、10 … カラムドライバ、
- 11 ··· D / A 変換回路、11 a ··· 入力端子、11 b ··· 出力端子、
- 9 … ピン、 1 3 a … 駆動 レベルシフト回路、
- 12…駆動電流値調整回路、12a,12b,22…カレントミラー回路、
- 1 3 b … 出力段カレントミラー回路、
- 1 4 … ピーク電流生成回路、
- 15…コントロール回路、16…レジスタ、
- 17…不揮発性メモリ、17a~17n…フリップフロップ、
- 18…定電流源(カレントミラー電流出力回路)、
- 19…インバータ、20…カラムライン電流駆動回路、
- 21 … 基準電流反転回路、
- 22…レーザトリミングの駆動電流値調整回路、
- 23 ··· 駆動電流生成回路、82 ··· k倍駆動電流生成回路、
- 84…N倍出力のカレントミラー出力回路、
- Trl~Tr7, TPa~TPn-1, TNa~TNn-1…トランジスタ。

10


20


[図4]





[図3]





フ		ン	トペー	ジの続き	¥
---	--	---	-----	------	---

F I テーマコード (参考)
G O 9 G 3/20 6 3 1 V
G O 9 G 3/20 6 4 1 D
G O 9 G 3/20 6 4 2 A
H O 5 B 33/14 Λ